

처음 만나는 디지털 논리회로

제04장. 논리 게이트

학습목표

- 논리 게이트와 논리 레벨의 기본 개념을 이해할 수 있다.
- 논리 게이트의 동작 원리, 진리표, 논리 기호들을 이해하고 이를 활용할 수 있다.
- 게이트들의 전기적인 특성을 이해하고 이를 활용할 수 있다.

4.1 논리 레벨

4.2 NOT 게이트와 버퍼

4.3 AND 게이트

4.4 OR 게이트

4.5 NAND 게이트



4.6 NOR 게이트

4.7 XOR 게이트

4.8 XNOR 게이트

4.9 게이트의 전기적 특성

□ TTL과 CMOS 논리 레벨 정의 영역



TIP

TTL Transistor-Transistor Logic


바이폴라^{bipolar} 접합형 트랜지스터^{BJT}와 저항으로 구성된 디지털 회로를 의미한다. 실리콘^{Si}, 게르마늄^{Ge} 또는 갈륨-비소^{GaAs} 등으로 만든다.

CMOS Complementary Metal-Oxide-Semiconductor

P형과 N형으로 구성된 금속 산화물 반도체다. 한때는 알루미늄이 사용되었으나 현재는 폴리실리콘을 사용한다.

□ 트랜지스터

- 기본적으로 게이트는 스위치 역할을 하는 트랜지스터(transistor)로 구성된다.
- 입력 전압 $V_{in} < \text{임계값}$ 이면 출력 $V_{out} = \text{High}$
- 입력 전압 $V_{in} > \text{임계값}$ 이면 출력 $V_{out} = \text{Low}$
- 트랜지스터는 논리 부정(NOT 게이트)으로 동작한다.



TIP

트랜지스터 transistor

디지털 회로에서 전자스위치로 사용되는 반도체 소자. 베이스에 적절한 전압을 인가하여 컬렉터-에미터 접합이 개방 또는 단락된 스위치처럼 동작한다.



□ 정논리와 부논리

- 양논리 또는 정논리(positive logic)
- 음논리 또는 부논리(negative logic)
- 정논리와 부논리는 모두 디지털 논리 시스템에서 이용되며, 일반적으로 정논리를 많이 사용

전압레벨	정논리	부논리
+5V	High=1	High = 0
0V	Low=0	Low = 1

1 NOT 게이트

- 1개의 입력과 1개의 출력을 갖는 게이트로 논리 부정을 나타낸다.
- NOT 게이트를 인버터(inverter)라고도 한다.

진리표		동작 파형	논리 기호					
<table><tr><th>A</th><th>F</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	A	F	0	1	1	0	입력 A 출력 F 	
A	F							
0	1							
1	0							

논리식

$$F = \overline{A} = A'$$


4.2 NOT 게이트와 버퍼

□ NOT 게이트의 회로 표현과 IC

스위칭 회로	트랜지스터 회로	IC 7404 핀 배치도


예제 4-1

NOT 게이트 2개를 직렬로 연결한 회로에서 입력 A 에 구형파를 인가하였다. 출력 X 와 Y 의 파형을 그려라.



풀이

출력 X 는 입력 A 의 반전된 파형이 나오고, 출력 Y 는 X 의 반전된 파형이 출력되므로 결과적으로 출력 Y 는 입력 A 와 동일한 파형이 출력된다.





End of Example

4.2 NOT 게이트와 버퍼

2 버퍼


- 버퍼(buffer)는 입력된 신호를 변경하지 않고, 입력된 신호 그대로를 출력하는 게이트로 단순한 전송을 의미한다.
- 입력 신호가 1인 경우에는 출력 신호는 1이 되고, 입력 신호가 0인 경우에는 출력 신호는 0이 된다.

진리표		동작 파형	논리 기호					
<table><tr><th>A</th><th>F</th></tr><tr><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	A	F	0	0	1	1		
A	F							
0	0							
1	1							

논리식

$$F = A$$

IC 7407 핀 배치도







4.2 NOT 게이트와 버퍼

3상태 버퍼

□ 3상태(tri-state) 버퍼


- 출력이 3개 레벨(High, Low, 하이 임피던스) 중의 하나를 갖는 논리소자

	진리표	논리 기호	IC 핀 배치도															
제어 입력이 Low일 때	<table><tr><th>A</th><th>$\bar{E}$</th><th>F</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>하이 임피던스</td></tr><tr><td>1</td><td>1</td><td>하이 임피던스</td></tr></table>	A	$\bar{E}$	F	0	0	0	1	0	1	0	1	하이 임피던스	1	1	하이 임피던스		 74125
A	$\bar{E}$	F																
0	0	0																
1	0	1																
0	1	하이 임피던스																
1	1	하이 임피던스																
제어 입력이 High일 때	<table><tr><th>A</th><th>E</th><th>F</th></tr><tr><td>0</td><td>0</td><td>하이 임피던스</td></tr><tr><td>1</td><td>0</td><td>하이 임피던스</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	E	F	0	0	하이 임피던스	1	0	하이 임피던스	0	1	0	1	1	1		 74126
A	E	F																
0	0	하이 임피던스																
1	0	하이 임피던스																
0	1	0																
1	1	1																

하이 임피던스(Hi-Z) : 입력과 출력이 연결되어 있지 않은 상태

예제 4-2

[그림 4-6(b)]에서 입력 A 와 제어 단자 E 에 아래 그림과 같은 파형을 인가하였다. 출력 F 의 파형을 그려라.




풀이

제어 단자 E 가 High인 구간에서는 입력 A 의 파형이 출력 F 로 그대로 나오고,
제어 단자 E 가 Low인 구간에서는 출력 F 는 하이 임피던스 상태가 된다.

End of Example

예제 4-3

다음 3상태 논리 인버터의 진리표를 작성하라.



풀이



제어 단자 S 가 Low이면 하이 임피던스 상태가 되고, S 가 High이면 입력 A 의 파형이 반전되어 출력된다.

입력		출력
A	S	F
0	0	하이 임피던스
1	0	하이 임피던스
0	1	1
1	1	0

End of Example

AND 게이트의 기본 개념(2입력)





- 입력이 모두 1(on)인 경우에만 출력은 1(on)이 되고, 입력 중에 0(off)인 것이 하나라도 있을 경우에는 출력은 0(off)이 된다.
- 논리곱(logical product)이라 한다.

진리표			동작 파형	논리 기호
<i>A</i>	<i>B</i>	<i>F</i>		
0	0	0		
0	1	0		논리식 $F = AB = A \cdot B$
1	0	0		
1	1	1		

4.3 AND 게이트

AND 게이트

□ AND 게이트의 회로 표현과 IC

스위칭 회로	트랜지스터 회로	다이오드 회로	IC 7408 핀 배치도
			

4.3 AND 게이트


AND 게이트

□ AND 게이트의 기본 개념(3입력)


진리표				동작 파형	논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>		$F = ABC = A \cdot B \cdot C$
0	0	0	0		
0	0	1	0		
0	1	0	0		
0	1	1	0		
1	0	0	0		
1	0	1	0		
1	1	0	0		
1	1	1	1		
				논리 기호	
				IC 7411 핀 배치도	

예제 4-4

2입력 AND 게이트의 한 입력 A 에 구형파를 인가하였다. 다른 입력인 B 에 0을 인가한 경우와 1을 인가한 경우 각각의 개략적인 출력 파형을 그려라.





(a) 입력 B 에 0을 인가한 경우



(b) 입력 B 에 1을 인가한 경우


풀이



End of Example


□ AND 게이트를 이용한 자동차 좌석벨트 경고 시스템

- 점화스위치(A)가 켜지고(High) 좌석벨트(B)가 풀려있는 상태(High)를 감지
- 점화스위치가 켜지면 타이머가 작동되어 타이머 C가 30초 동안 High로 유지
- 점화 스위치가 켜지고, 좌석벨트가 풀려있고, 타이머가 작동하는 3가지 조건하에서 AND 게이트의 출력은 High가 되며, 운전자에게 주의를 환기시키는 경보음이 울리게 된다.
- 30초간 경보음 동작 후에는 경보음은 울리지 않으며, 처음부터 좌석벨트가 채워져 있으면 경보음은 울리지 않는다.



예제 4-5

다음 AND 게이트의 출력 결과(F)를 구하라.



풀이



$$\begin{array}{rcl}
 A & 11001011 & \\
 B & 11110000 & \\
 \hline
 F & 11000000 &
 \end{array}$$

데이터 B 의 하위 4비트 0000에 의해 데이터 A 의 하위 4비트 1011은 0000으로 출력됨을 알 수 있다. 이와 같이 특정 비트 또는 특정 문자를 삭제하기 위해 AND 게이트(연산)를 사용하며, 마스크(mask) 연산이라고 한다.





End of Example

□ OR 게이트의 기본 개념(2입력)


- 입력이 모두 0인 경우에만 출력은 0이 되고, 입력 중에 1이 하나라도 있으면, 출력은 1이 된다.
- 논리합(logical sum)이라 한다.

진리표			동작 파형	논리식
<i>A</i>	<i>B</i>	<i>F</i>		$F = A + B$
0	0	0		
0	1	1		
1	0	1		
1	1	1		
				논리 기호
				

□ OR 게이트의 회로 표현과 IC


스위칭 회로	트랜지스터 회로	다이오드 회로	IC 7432 핀 배치도
			

□ OR 게이트의 기본 개념(3입력)


진리표				동작 파형	논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>	<i>A</i> 0 0 0 0 1 1 1 1 0 <i>B</i> 0 0 1 1 0 0 1 1 0 <i>C</i> 0 1 0 1 0 1 0 1 0 <i>F</i> 0 1 1 1 1 1 1 1 0	$F = A + B + C$
0	0	0	0		
0	0	1	1		
0	1	0	1		
0	1	1	1		논리 기호
1	0	0	1		
1	0	1	1		
1	1	0	1		
1	1	1	1		

예제 4-6

2입력 OR 게이트의 한 입력 A 에 구형파를 인가하였다. 다른 입력인 B 에 0을 인가한 경우와 1을 인가한 경우 각각의 개략적인 출력 파형을 그려라.





(a) 입력 B 에 0을 인가한 경우



(b) 입력 B 에 1을 인가한 경우


풀이



End of Example

□ OR 게이트를 이용한 침입 탐지 시스템


- 일반 가정에서 출입문 1개와 창문 2개가 있다고 가정
- 출입문과 창문에 설치된 각 센서는 자기 스위치(magnetic switch)로서 문이 열려 있을 때 High를 출력하고, 닫혀있을 때에는 Low를 출력한다.




□ NAND 게이트의 기본 개념(3입력)

진리표				동작 파형		논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>	<i>A</i>	<i>B</i>	$F = \overline{ABC} = \overline{A \cdot B \cdot C}$
0	0	0	1	0	0	
0	0	1	1	0	1	
0	1	0	1	0	0	
0	1	1	1	1	1	
1	0	0	1	0	1	
1	0	1	1	1	0	
1	1	0	1	1	1	
1	1	1	0	1	1	

논리 기호





□ NAND 게이트의 IC



예제 4-7

3입력 NAND 게이트 입력에 그림과 같은 파형이 입력될 때 출력 F 의 파형을 그려라.



풀이 출력 F 는 3개의 입력이 모두 1일 때만 0이 되고, 나머지 경우에는 1이 되므로 시간구간 2, 6에서는 출력이 0이 되고 시간구간 1, 3, 4, 5, 7, 8, 9에서는 1이 된다.


End of Example

□ NOR 게이트의 기본 개념(2입력)

- 입력이 모두 0인 경우에만 출력은 1이 되고, 입력 중에 하나라도 1이 있는 경우는 출력은 0이 된다.
- 이 게이트는 OR 게이트와는 반대로 작동하는 게이트로, NOT OR의 의미로 NOR 게이트라고 부른다.

진리표	동작 파형	논리식	트랜지스터 회로															
<table><tr><th>A</th><th>B</th><th>F</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	F	0	0	1	0	1	0	1	0	0	1	1	0		$F = \overline{A + B}$	
A	B	F																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
		논리 기호																

□ NOR 게이트의 기본 개념(3입력)


진리표				동작 파형	논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>	<i>A</i> 0 0 0 0 1 1 1 1 0 <i>B</i> 0 0 1 1 0 0 1 1 0 <i>C</i> 0 1 0 1 0 1 0 1 0 <i>F</i> 1 0 0 0 0 0 0 0 1	$F = \overline{A + B + C}$
					논리 기호
					

4.6 NOR 게이트


NOR 게이트

□ NOR 게이트 IC

IC 7402 핀 배치도





IC 7427 핀 배치도



예제 4-8

3입력 NOR 게이트 입력에 그림과 같은 파형이 입력될 때 출력 F 의 파형을 그려라.



풀이 출력 F 는 3개의 입력이 모두 0일 때만 1이 되고, 나머지 경우에는 0이 되므로 시간구간 2, 6에서는 출력이 1이 되고 시간구간 1, 3, 4, 5, 7, 8, 9에서는 0이 된다.

End of Example


□ XOR(Exclusive-OR gate) 게이트의 기본 개념(2입력)

- 입력 중 홀수 개의 1이 입력된 경우에 출력은 1이 되고 그렇지 않은 경우에는 출력은 0이 된다.
- 2입력 XOR 게이트의 경우, 2개의 입력 중 하나가 1이면 출력이 1이 되고, 2개의 입력 모두가 0이거나 또는 2개의 입력 모두가 1이라면 출력은 0이 된다.

진리표	동작 파형	논리식															
<table border="1"> <thead> <tr> <th>A</th><th>B</th><th>F</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>0</td></tr> <tr> <td>0</td><td>1</td><td>1</td></tr> <tr> <td>1</td><td>0</td><td>1</td></tr> <tr> <td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	F	0	0	0	0	1	1	1	0	1	1	1	0		$F = A \oplus B = \overline{A}B + A\overline{B}$
A	B	F															
0	0	0															
0	1	1															
1	0	1															
1	1	0															
		논리 기호															


□ XOR 게이트의 기본 개념

AND-OR 게이트 표현




$$F = A \oplus B = \overline{A}B + A\overline{B}$$

IC 7486 핀 배치도




□ XOR 게이트의 기본 개념(3입력)

진리표				동작 파형	논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>	<i>A</i> 0 0 0 0 1 1 1 1 0 <i>B</i> 0 0 1 1 0 0 1 1 0 <i>C</i> 0 1 0 1 0 1 0 1 0 <i>F</i> 0 1 1 0 1 0 0 1 0	$F = A \oplus B \oplus C$
0	0	0	0		
0	0	1	1		
0	1	0	1		
0	1	1	0	<i>A</i> 0 1 1 0 1 0 0 1 0	논리 기호
1	0	0	1		
1	0	1	0		
1	1	0	0		
1	1	1	1		


예제 4-9

2입력 XOR 게이트의 한 입력 A 에 구형파를 인가하였다. 다른 입력인 B 에 0을 인가한 경우와 1을 인가한 경우 각각의 개략적인 출력 파형을 그려라.

(a) 입력 B 에 0을 인가한 경우



(b) 입력 B 에 1을 인가한 경우



풀이

(a) $AB = 00$ 이면 $F = 0$, $AB = 10$ 이면 $F = 1$, 그러므로 출력 F 는 입력 A 와 같은 파형 출력

(b) $AB = 01$ 이면 $F = 1$, $AB = 11$ 이면 $F = 0$, 그러므로 출력 F 는 입력 A 의 반전된 파형 출력

A	0	1	0	1	0	1	0	1	0
B	0	0	0	0	0	0	0	0	0
F	0	1	0	1	0	1	0	1	0


(a) B 입력을 0으로 한 경우

A	0	1	0	1	0	1	0	1	0
B	1	1	1	1	1	1	1	1	1
F	1	0	1	0	1	0	1	0	1

(b) B 입력을 1로 한 경우


예제 4-10 2입력 XOR 게이트 2개를 사용하여 3입력 XOR 게이트를 구성하라.

풀이




입력			출력	
A	B	C	①	F
0	0	0	0	0
0	0	1	0	1
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	0
1	1	1	0	1

End of Example





3입력 AND



3입력 OR

□ XNOR(Exclusive-NOR gate) 게이트의 기본 개념(2입력)




- 입력 중 짝수 개의 1이 입력될 때 출력이 1이 되고, 그렇지 않은 경우에는 출력은 0이 된다.
- 출력값은 XOR 게이트에 NOT 게이트를 연결한 것이므로 XOR 게이트와 반대이다.
- 2입력 XNOR 게이트의 경우 2개의 입력이 다를 때 출력이 0이 되고, 2개의 입력이 같으면 출력은 1이 된다.

진리표	동작 파형	논리식															
<table border="1"> <thead> <tr> <th>A</th><th>B</th><th>F</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>1</td></tr> <tr> <td>0</td><td>1</td><td>0</td></tr> <tr> <td>1</td><td>0</td><td>0</td></tr> <tr> <td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	A	B	F	0	0	1	0	1	0	1	0	0	1	1	1		$F = \overline{\overline{A}B} + A\overline{B}$ $= \overline{A \oplus B}$ $= A \odot B$
A	B	F															
0	0	1															
0	1	0															
1	0	0															
1	1	1															
논리 기호																	

4.8 XNOR 게이트

XNOR 게이트


□ XNOR 게이트의 기본 개념(3입력)

진리표				동작 파형		논리식
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>	<i>A</i>	<i>B</i>	$F = \overline{A \oplus B \oplus C}$ $= A \odot B \odot C$
0	0	0	1	0	0	논리 기호 
0	0	1	0	0	1	
0	1	0	0	1	0	
0	1	1	1	0	1	
1	0	0	0	1	0	
1	0	1	1	0	1	
1	1	0	1	1	1	
1	1	1	0	0	0	
IC 74266 핀 배치도						

예제 4-11


2입력 게이트를 사용하여 3입력 XNOR 게이트를 구성하라.

풀이



입력			출력	
A	B	C	①	F
0	0	0	0	1
0	0	1	0	0
0	1	0	1	0
0	1	1	1	1
1	0	0	1	0
1	0	1	1	1
1	1	0	0	1
1	1	1	0	0


(a) 3입력 XNOR 게이트로 동작하는 경우




입력			출력	
A	B	C	②	F
0	0	0	1	0
0	0	1	1	1
0	1	0	0	1
0	1	1	0	0
1	0	0	0	1
1	0	1	0	0
1	1	0	1	0
1	1	1	1	1

(b) 3입력 XNOR 게이트로 동작하지 않는 경우

3입력 NAND



3입력 NOR



□ 논리 연산(2진 연산)

❖ AND 연산

- 불필요한 비트나 문자를 제거할 때 사용하며, 이 때 삭제되는 비트를 마스크(mask)라 한다.

❖ OR 연산

- 필요한 비트나 문자를 삽입할 때 사용한다.

❖ XOR 연산

- 2개의 입력을 비교하는 경우 또는 특정 비트의 값을 선택적으로 반전시킬 때 사용한다.

$$\begin{array}{r} 11101010 \\ \text{AND} \left| \begin{array}{l} 00001111 \\ \hline 00001010 \end{array} \right. \end{array}$$

(a) 상위 4비트 삭제

$$\begin{array}{r} 00001110 \\ \text{OR} \left| \begin{array}{l} 10110000 \\ \hline 10111110 \end{array} \right. \end{array}$$

(b) 상위 4비트 값 삽입


$$\begin{array}{r} 11101010 \\ \text{XOR} \left| \begin{array}{l} 11110000 \\ \hline 00011010 \end{array} \right. \end{array}$$

(c) 상위 4비트 반전

전파 지연 시간	신호가 입력되어서 출력될 때까지의 시간을 말하며, 게이트의 동작 속도이다.
전력 소모	게이트가 동작할 때 소모되는 전력량
잡음 여유도	최대로 허용된 잡음 마진
팬-아웃	- 하나의 게이트의 출력으로부터 다른 여러 개의 입력들로 공급되는 전류 - 정상적인 동작으로 하나의 출력이 최대 몇 개의 입력으로 연결되는가를 나타낸다.

1 전파 지연 시간(gate propagation delay time)

- 신호가 입력되어서 출력될 때까지의 시간을 말하며, 게이트의 동작 속도를 나타낸다.



□ 주요 디지털 IC 계열별 특성표

	t_{PLH} (max) [ns]	t_{PHL} (max) [ns]	V_{OH} (min) [V]	V_{OL} (max) [V]	V_{IH} (min) [V]	V_{IL} (max) [V]	I_{OH} (max) [mA]	I_{OL} (max) [mA]	I_{IH} (max) [μA]	I_{IL} (max) [mA]
7400	22	15	2.4	0.4	2	0.8	-0.4	16	40	-1.6
74S00	4.5	5	2.7	0.5	2	0.8	-1	20	50	-2
74LS00	15	15	2.7	0.4	2	0.8	-0.4	8	20	-0.4
74ALS00	11	8	3	0.4	2	0.8	-0.4	8	20	-0.1
74F00	5	4.3	2.5	0.5	2	0.8	-1	20	20	-0.6
74HC00	23	23	3.84	0.33	3.15	0.9	-4	4		
74AC00	8	6.5	4.4	0.1	3.15	1.35	-75	75		
74ACT00	9	7	4.4	0.1	2	0.8	-75	75		

t_{PHL} : High 에서 Low로 변할 때의 전파지연시간

V_{OH} : 논리 레벨 High일 때 출력전압

V_{IH} : 논리 레벨 High일 때 입력전압

$I_{OH}, I_{OL}, I_{IH}, I_{IL}$: 위와 같을 때 전류

t_{PLH} : Low에서 High로 변할 때의 전파지연시간

V_{OL} : 논리 레벨 Low일 때 출력전압

V_{IL} : 논리 레벨 Low일 때 입력전압

예제 4-12

게이트 X 의 t_{PLH} 는 5ns 이며, t_{PHL} 은 4.5ns 이다. 게이트 Y 의 t_{PLH} 는 8ns 이며, t_{PHL} 은 7.5ns 이다. 각 게이트의 전파지연시간을 계산하고, 어느 게이트가 더 높은 주파수에서 동작하는지 설명하라.

풀이

게이트 X 와 Y 의 전파지연시간을 계산하면 다음과 같다.

- 게이트 X 의 전파지연시간 : $5\text{ns} + 4.5\text{ns} = 9.5\text{ns}$
- 게이트 Y 의 전파지연시간 : $8\text{ns} + 7.5\text{ns} = 15.5\text{ns}$

동작 가능한 최대 주파수는 전파지연시간의 역수이므로 게이트 X 가 더 높은 주파수에서 동작함을 알 수 있다.

- 게이트 X 의 최대 동작 주파수 : $1 / 9.5\text{ns} = 105.26\text{MHz}$
- 게이트 Y 의 최대 동작 주파수 : $1 / 15.5\text{ns} = 64.52\text{MHz}$

End of Example

2 전력 소모(power dissipation)

- 게이트가 동작할 때 소모되는 전력

$$P_{CC} = V_{CC} \times I_{CC}$$

예제 4-13


어떤 논리 게이트가 +5V DC 전압에서 동작하고 평균 4mA의 전류가 흐른다면 전력 소모는 얼마인가?

풀이 $P = 5 \times 4 \times 10^{-3} \text{ W} = 20 \times 10^{-3} \text{ W} = 20\text{mW}$

End of Example

3 잡음 여유도(noise margin)

- 디지털 회로에서 데이터의 값에 변경을 주지 않는 범위 내에서 최대 허용된 Noise Margin을 의미




TIP

$V_{NH} : V_{Noise High}$

$V_{NL} : V_{Noise Low}$

❖ LS-TTL의 잡음 여유도




LS-TTL의 입출력 레벨

4.9 게이트의 전기적 특성

잡음 여유도

❖ TTL IC의 잡음 특성



TIP

전기적인 잡음

원치 않은 전기적 불규칙성으로 인해 디지털 논리 레벨을 변화시키는 것

예제 4-14

주어진 파라미터를 이용하여 74HC 계열 IC의 잡음 여유도를 계산하라.

파라미터	값
$V_{IH} \text{ (min)}$	3.15V
$V_{IL} \text{ (max)}$	0.9V
$V_{OH} \text{ (min)}$	3.84V
$V_{OL} \text{ (max)}$	0.33V

- 풀이**
- Low level의 잡음 여유도 : $V_{NL} = V_{IL} \text{ (max)} - V_{OL} \text{ (max)} = 0.9\text{V} - 0.33\text{V} = 0.57\text{V}$
 - High level의 잡음 여유도 : $V_{NH} = V_{OH} \text{ (min)} - V_{IH} \text{ (min)} = 3.84\text{V} - 3.15\text{V} = 0.69\text{V}$

End of Example

예제 4-15

다음 표에는 세 종류의 게이트에 대한 전압 파라미터가 표시되어 있다. 잡음이 많은 산업 환경에서 사용할 수 있는 최선의 게이트를 선택하라.


게이트 종류	$V_{OH}(\text{min})$	$V_{OL}(\text{max})$	$V_{IH}(\text{min})$	$V_{IL}(\text{max})$
게이트 A	2.4V	0.4V	2.0V	0.8V
게이트 B	3.5V	0.2V	2.5V	0.6V
게이트 C	4.2V	0.2V	3.2V	0.8V

풀이 • 게이트 C가 Low 레벨과 High 레벨에서 잡음 여유도가 가장 크므로 게이트 C가 가장 적합하다.

게이트 A	• Low 레벨의 잡음 여유도 : $V_{NL} = V_{IL}(\text{max}) - V_{OL}(\text{max}) = 0.8\text{V} - 0.4\text{V} = 0.4\text{V}$ • High 레벨의 잡음 여유도 : $V_{NH} = V_{OH}(\text{min}) - V_{IH}(\text{min}) = 2.4\text{V} - 2.0\text{V} = 0.4\text{V}$
게이트 B	• Low 레벨의 잡음 여유도 : $V_{NL} = V_{IL}(\text{max}) - V_{OL}(\text{max}) = 0.6\text{V} - 0.2\text{V} = 0.4\text{V}$ • High 레벨의 잡음 여유도 : $V_{NH} = V_{OH}(\text{min}) - V_{IH}(\text{min}) = 3.5\text{V} - 2.5\text{V} = 1.0\text{V}$
게이트 C	• Low 레벨의 잡음 여유도 : $V_{NL} = V_{IL}(\text{max}) - V_{OL}(\text{max}) = 0.8\text{V} - 0.2\text{V} = 0.6\text{V}$ • High 레벨의 잡음 여유도 : $V_{NH} = V_{OH}(\text{min}) - V_{IH}(\text{min}) = 4.2\text{V} - 3.2\text{V} = 1.0\text{V}$

4 팬-인(fan-in)과 팬-아웃(fan-out)

- 팬-아웃은 1 개의 게이트에서 다른 게이트의 입력으로 연결 가능한 최대 출력단의 수를 의미
- 팬-인은 1 개의 게이트에 입력으로 접속할 수 있는 단수를 의미



예제 4-16 [표 4-2]를 참조하여 74F00의 팬-아웃을 계산하라.

- 풀이**
- High level인 경우 : $\frac{I_{OH}(\max)}{I_{IH}(\max)} = \frac{1\text{mA}}{20\mu\text{A}} = \frac{1\text{mA}}{0.02\text{mA}} = 50\text{개}$
 - Low level인 경우 : $\frac{I_{OL}(\max)}{I_{IL}(\max)} = \frac{20\text{mA}}{0.6\text{mA}} = 33\text{개}$

팬-아웃은 최악의 경우를 고려하여 33개다.


End of Example

4.9 게이트의 전기적 특성

싱크 전류와 소스 전류

5 싱크 전류(sink current)와 소스 전류(source current)

싱크 전류	칩의 출력 쪽으로 전류가 흘러 들어간다는 의미
소스 전류	칩의 출력에서 바깥으로 전류가 흐른다는 의미



LED







LED(Light Emitting Diode)는 순방향으로 전압을 가했을 때 빛을 발하는 반도체 소자이다. 발광 다이오드라고도 불린다.

74시리즈 TTL의 경우 대부분의 칩에서 싱크 전류는 16mA까지 가능하며, 소스 전류는 0.25mA 이하이다.

4.9 게이트의 전기적 특성


싱크 전류와 소스 전류

- 높은 팬-아웃 IC를 LSI 출력측에 접속하기 위한 소자로서 74LS06, 74LS07과 같은 버퍼를 사용한다.
- 이들은 게이트에 외부로부터 공급되는 싱크 전류를 40mA까지 허용하며, 게이트가 공급하는 소스 전류는 0.25mA다.

버퍼의 싱크 전류	인버터의 싱크 전류
	
싱크 전류로 점등	소스 전류로는 점등 안됨
	

6 풀-업 저항과 풀-다운 저항

- 입력레벨의 불확실성을 제거하여 정확한 신호를 얻기 위하여 사용하는 저항
- 풀-업 저항 : 전원 쪽으로 연결할 때 사용
- 풀-다운 저항 : 접지 쪽으로 연결할 때 사용
- 적절한 풀-업, 풀-다운 저항으로는 3~10K Ω 을 사용



풀-업 저항을 사용하지 않으면 불확실한 입력신호가 될 수 있다.

TIP



플로팅 floating

디지털 회로에서 High도 Low도 아닌 논리 레벨.
이곳에 연결된 것들은 개방 회로처럼 동작한다.



4.9 게이트의 전기적 특성

풀-업 저항과 풀-다운 저항

풀-업 저항



풀-다운 저항



7 IC 계열별 특징

- ❖ 디지털 IC : TTL (Transistor-Transistor Logic),
CMOS (Complementary Metal Oxide Semiconductor)
- ❖ TTL : BJT와 Diode로 구성
- ❖ CMOS : NMOS와 PMOS FET로 구성
 - CMOS의 장점 : TTL에 비해 소비 전력이 적고 사용전압 범위가 넓다
 - CMOS의 단점 : TTL에 비해서 속도가 떨어진다.
 - 고속의 CMOS IC가 개발되어 TTL과 비슷한 보급 성향을 보이고 있다.
- ❖ TTL 중에서는 74계열 외에 군용과 같이 열악한 환경에서도 동작할 수 있도록 개발된 54 계열이 있다.
 - 74 계열의 작동 온도 범위 : 0~70°C
 - 54 계열은 작동 온도 범위 : -55~125 °C
- ❖ TTL은 LS(low power-schottky), F(fast) 타입이 CMOS는 4000B 계열, HC(high speed CMOS) 타입이 주로 사용된다.

□ TTL과 CMOS 특성 비교

구분	TTL	CMOS
전원 전압	4.75~5.25V	일반형 : 3~8V, 고속형 : 2~6V
논리레벨 전압(Low)	0~0.8V	$1 \sim 1/3 V_{DD}$
논리레벨 전압(High)	2.4~5.0V	$2/3 \sim V_{DD}$
팬-아웃	10개	50개
소비 전력	10mW	10 μ W
최대 동작주파수	LS형 : 45MHz, ALS형 : 100MHz	일반형 : 2MHz, 고속형 : 45MHz
형태	74LSxx, 74ALSxx, 74Fxx, 74ASxx	40xxx, 14xxx, 74HCxxx
잡음 여유도	2.4V	3V
장단점	• 전파지연시간이 짧다. • 소비전력이 크다. • 잡음 여유도가 작다. • 온도에 따라 문턱 전압이 크게 변한다.	• 소비전력이 작다. • 낮은 전압에서 동작한다. • 잡음 여유도가 크다. • 구조가 간단하여 집적화가 쉽다. • 전원 전압 범위가 넓다. • 정전 파괴가 쉽다.

V_{DD} 는 CMOS에 인가된 전압

□ TTL / CMOS Family 이름 규칙

